本文結(jié)合“摩爾定律”的發(fā)展，分析集成電路制造3nm面臨的問題和推進的難點。作者丨田維新
劃重點
1、摩爾定律對半導(dǎo)體行業(yè)發(fā)展有重大指導(dǎo)意義，字面上理解即每隔18~24個月，芯片的晶體管密度將翻倍；
2、三星和臺積電的3nm工藝，晶體管密度都不符合預(yù)期，所謂3nm更像是營銷概念，也可以解讀成“偽3nm”；
3、三星計劃通過導(dǎo)入GAAFET趕超臺積電，維護摩爾定律的正確性，但由于新結(jié)構(gòu)超過6000項工藝，產(chǎn)品良率面臨極高的考驗；
4、極紫外光（EUV）已經(jīng)是光刻光源的終極答案，潛力將被挖掘殆盡，往3nm以下推進極具挑戰(zhàn)，材料和結(jié)構(gòu)成為關(guān)鍵突破方向；
5、3nm晶圓廠投資將近百億美元，資金問題可能讓行業(yè)在當(dāng)前節(jié)點長期徘徊，這也給后來者迎來追趕的機遇期。
臺積電、三星在3nm工藝上的決戰(zhàn)，正在受到物理定律的“制裁”，梳理下來，大致情況如此：
1、全球最大晶圓廠臺積電開發(fā)延期；
2、全球最大芯片客戶之一的蘋果，主動要求降級為性價比更高的N3E工藝；
3、全球第二大晶圓廠三星開發(fā)的3nm工藝，沒有獲得大企業(yè)青睞。
這些跡象都預(yù)示著，摩爾定律即將迎來拐點，在不久的將來迎來終結(jié)，日前黃仁勛在接受采訪時，也提及了類似的觀點。
“摩爾定律結(jié)束了。”9月21日，英偉達(dá)創(chuàng)始人兼CEO黃仁勛在接受媒體采訪時說，在回應(yīng)外界對剛剛發(fā)布的40系顯卡價格過高的議論時，他解釋道，以類似成本實現(xiàn)兩倍業(yè)績預(yù)期對于該行業(yè)來說“已成為過去”。
1965年，英特爾創(chuàng)始人之一戈登·摩爾提出：每隔18~24個月，芯片的晶體管密度將翻倍。這便是影響后世至今的“摩爾定律”。
簡單概括， 即晶體管密度越高，尺寸則越小，意味著功耗越低，同等面積下的硅片能夠塞下更多的晶體管，芯片的算力也就更高。
摩爾定律雖然不是牛頓運動定律這樣的科學(xué)定律，只不過是英特爾創(chuàng)始人戈登·摩爾提出的經(jīng)驗之談，但是對整個芯片行業(yè)的發(fā)展起到了指導(dǎo)性作用。
在20世紀(jì)后半葉，作為當(dāng)時芯片行業(yè)領(lǐng)軍者的英特爾，把摩爾定律視為自己的使命，不斷地在制造領(lǐng)域加大投入，推動晶體管數(shù)量的增長。
1965年，芯片上晶體管數(shù)量不足100個，如今，最先進的芯片晶體管密度已經(jīng)達(dá)到了接近3億個/每平方毫米，將近60年的時間，一顆芯片上的晶體管數(shù)量增長了170億倍，密度增長了3000萬倍。
2022年，種種跡象都在說明，這個對行業(yè)有著深遠(yuǎn)影響的摩爾定律，已經(jīng)確定開始走向“衰亡”。
臺積電、三星的3nm戰(zhàn)爭與文字游戲
2021年、2022年是臺積電與三星競爭最激烈的兩年，一方面在3nm、2nm的領(lǐng)先問題上打得不可開交，另一方面都在堅定地?fù)碜o摩爾定律。
臺積電南京廠總經(jīng)理羅鎮(zhèn)求曾經(jīng)表示：“我們到目前為止看到3nm，看到2nm，看到1nm都沒有什么太大問題。”，如嚴(yán)格按照摩爾定律，臺積電應(yīng)當(dāng)在2020年第二季度量產(chǎn)5nm，今年6月份就應(yīng)該看見3nm的量產(chǎn)。
三星則更加激進，最近幾年，每隔幾個月就發(fā)表一篇論文，聲稱再次突破了摩爾定律的顛覆性技術(shù)。
但現(xiàn)實是，兩邊的預(yù)期都沒有得到兌現(xiàn)。
按原計劃，蘋果A16芯片，本應(yīng)是首批采用臺積電3nm工藝的產(chǎn)品，但是經(jīng)過幾輪輾轉(zhuǎn)，蘋果只能選用由5nm工藝改良而來的4nm工藝。三星的情況不太一樣，但似乎比臺積電更糟糕，首批3nm芯片已經(jīng)進入風(fēng)險量產(chǎn)階段，但是晶體管密度、功耗、良率都不盡如人意，早期產(chǎn)品則是結(jié)構(gòu)相對簡單的礦機芯片。
臺積電工藝路線圖，來源：臺積電
從上圖基本上就能看出，臺積電自2014年的20nm開始，一直到2020年，保持著每2年更新一代關(guān)鍵節(jié)點的進展。
但過去10年，晶圓廠每一代關(guān)鍵節(jié)點的更新，都沒有完美滿足摩爾定律的翻倍預(yù)言，這個問題在3nm節(jié)點上，表現(xiàn)的更加明顯。
目前，臺積電已經(jīng)明確表態(tài)，3nm工藝要到2023年才能量產(chǎn)，晶體管密度僅僅是5nm的1.6倍左右，如果要到達(dá)接近兩倍晶體管密度，則需要等到增強版工藝量產(chǎn)，臺積電官方在今年6月的北美技術(shù)論壇上表示：大概需要等到2024年，無論是時間還是性能，都不符合摩爾定律的預(yù)期。
三星方面，公開宣稱已經(jīng)率先量產(chǎn)3nm工藝，同時還找到了兩家客戶——傳聞是兩家設(shè)計虛擬貨幣挖礦芯片的公司——對比臺積電，顯得相當(dāng)沒有排面。眾所周知，臺積電3nm的客戶都是業(yè)界的大客戶，例如，蘋果、AMD、英偉達(dá)等，甚至還有世界第一大IDM英特爾。
兩家公司的3nm工藝之所以如此不同，主要是三星3nm和臺積電3nm壓根不是一種東西。
所謂“Xnm”早已不是工程技術(shù)命名，類似“沒有老婆的老婆餅”、“沒有菠蘿的菠蘿包”這樣，已經(jīng)成為營銷名詞。
三星制程工藝路線圖，最右邊標(biāo)注了3GAE工藝和增強版工藝3GAP，來源：三星電子
通俗的說，臺積電3nm是臺積電N3，N3E，N3P等工藝的合集，三星3nm則是3GAE和3GAP的合集，同樣是3nm，臺積電和三星的工藝在能效和晶體管之間有很大區(qū)別。
這件事情要從上個世紀(jì)80年代說起，彼時芯片結(jié)構(gòu)尺寸比較大，工藝難度遠(yuǎn)不如今天，每一代工藝就是上一代的等比例微縮版，晶體管的各個尺寸都是等比例縮小的。
各家晶圓廠也采用了約定俗成的規(guī)矩——選擇晶體管上最小的物理尺寸（Gate柵極長度）作為標(biāo)記，舉個例子，350nm工藝，指的就是晶體管柵極的長度是350nm（如下圖）。
在那個年代，從“Xnm”的名稱就直觀反應(yīng)出芯片的性能。
每代晶體管的長和寬都是上一代的0.7倍（長度0.7*寬度0.7=0.49），也就單個晶體管的面積縮小到原來的0.5倍，印證摩爾定律晶體管密度翻倍的描述，同時也說明了為什么制程工藝命名是“28nm”、“14nm”這樣的數(shù)字。
但是隨著制程工藝的演進，工藝越來越復(fù)雜，晶體管不能再按比例縮小，芯片上的物理尺寸就已經(jīng)和命名沒有任何關(guān)系，“Xnm”命名法就更失去了技術(shù)意義。比如，在250nm工藝上，本應(yīng)該是250nm的柵極長度卻變成了190nm 。
如果從性能的角度來看，三星的3nm（3GAE）工藝的晶體管密度僅有1.7億/平方毫米，遠(yuǎn)遠(yuǎn)低于臺積電N3的2.9億/平方毫米，僅僅相當(dāng)于臺積電N5，英特爾7nm工藝的水平，而積極用戶摩爾定律的英特爾，預(yù)期的晶體管密度是5.2億/平方毫米，理想與現(xiàn)實之間的差距可見一斑。
臺積電、三星、IBM、英特爾各節(jié)點晶體管密度對比圖，來源：電子時報
所以，三星和臺積電兩家3mn工藝，除了名稱像，本質(zhì)上不是一種東西，而三星的3nm遠(yuǎn)低于預(yù)期，與采用的GAAFET全新的晶體管結(jié)構(gòu)緊密有關(guān)，看上去很先進，但更多的是華而不實，這也可以解釋前面的問題，同樣是3nm，為什么臺積電都是一線客戶，而三星只拿到了礦機芯片的訂單。
GAAFET是何物，如何延續(xù)摩爾定律？
GAAFET，全稱叫做環(huán)繞柵極場效應(yīng)晶體管，被認(rèn)為是“延續(xù)摩爾定律的關(guān)鍵技術(shù)”，“晶體管結(jié)構(gòu)的終極形態(tài)”。但這玩意兒具體是啥，后面再詳細(xì)科普，先從GAA技術(shù)起源說起。
環(huán)繞柵極場效應(yīng)晶體管概念圖，來源：英特爾
三星早在2000年就開始正式成立項目研發(fā)GAA技術(shù)，當(dāng)年聯(lián)合IBM和格羅方德，投入了大量人力和資金攻克全新一代晶體管技術(shù)。
在過去的20年間，三家企業(yè)瘋狂發(fā)表論文、申請專利， 2017年IBM首次成功交付一片GAAFET晶圓，迄今為止，這三家一共申請了超過1000項相關(guān)專利，占全球的36%以上。
2022年7月25日，三星舉辦3nm芯片產(chǎn)品出廠紀(jì)念活動，邀請了250多個合作伙伴見證全新一代晶體管結(jié)構(gòu)（GAAFET）的芯片問世，以此說明在搶跑臺積電等一眾競爭對手。
與此前使用FinFET的芯片相比，新產(chǎn)品采用芯片面積更小、電耗減少、性能提升的GAA技術(shù)，在技術(shù)層面意義重大。三星電子晶圓代工事業(yè)部當(dāng)天表示，將以創(chuàng)新技術(shù)邁向全球最高頂點。
三星之所以在20年前布局GAAFET，提前預(yù)判摩爾定律的問題并做出應(yīng)對，的確非常具有戰(zhàn)略遠(yuǎn)見，但為了追趕臺積電，2020年全力投入GAAFET，旨在2nm節(jié)點超越臺積電，但彎道超車并沒有一蹴而就。
前面也提到，基于GAAFET的三星3GAE工藝產(chǎn)品的晶體管密度，僅有臺積電N5水平，所以只是搶到了新一代晶體管結(jié)構(gòu)應(yīng)用的頭名（臺積電目前計劃2nm節(jié)點上才導(dǎo)入GAAFET），代價則是犧牲晶體管密度，而如果不這么做，良率就得不到保證，進而帶來交付延期的問題，這也可以理解為三星“偽3nm”的由來。
上圖從左到到右即是晶體管的演化歷程（22nm以上采用Planar FET，22~3nm采用FinFET，3nm以下采用GAAFET）， 紫色部分即是柵極（Gate），柵極類似一個閥門，源極、汲極（柵極前、后白色部分，圖中綠色線條）和柵極接觸面的周長，周長越長，柵極的控制能力越強，若柵極控制能力不足，則會讓大量的自由電子穿過，在宏觀上的體現(xiàn)則是無意義的發(fā)熱。
GAAFET結(jié)構(gòu)大幅度增強了柵極的控制能力，能夠讓晶體管繼續(xù)縮小下去而不漏電，這也是摩爾定律繼續(xù)生效的關(guān)鍵。
GAAFET結(jié)構(gòu)雖好，但是哪怕是三星聯(lián)合IBM和格羅方德，也很難掌握，在GAAFET的基礎(chǔ)上迭代，更難！
GAAFET橫截面顯微鏡照片
GAAFET制造流程示意圖 來源：三星、IBM
而這個隔離層就非常講究，類似工地上灌注水泥砂漿用的模具，但是對精度的要求非常高，左右隔離層的長度如果都短1nm，那最終結(jié)構(gòu)的誤差就2nm，就有可能報廢，并且無論是光刻、刻蝕還是沉積工藝，為了保證晶圓各部分的制造一致，必須垂直地從上往下加工，這就需要組成晶體管結(jié)構(gòu)的“水泥砂漿”要自己找到合適的溝槽，拐彎折角地填進去。
整個過程需要反反復(fù)復(fù)經(jīng)歷多次建造再拆除的過程，也就光刻、刻蝕、離子注入、沉積，分別進行很多次，中間還有檢測和對準(zhǔn)，而且由于制造尺寸更小，再加上工藝流程層層加碼，某些基礎(chǔ)工藝的對準(zhǔn)精度要求，已經(jīng)相當(dāng)苛刻，例如機臺的對準(zhǔn)精度的要求，已經(jīng)低于0.3nm。
工藝流程方面，65nm制程大概需要900道工藝，而10nm制程則需要多達(dá)3300道工藝，到了采用GAAFET的3nm時代，工藝將會超過6000道。如果每一道工藝的合格率是99.9%，那么經(jīng)過6000道工藝的累加，最終良率只有0.2%，沒有任何意義。
GAAFET的制造當(dāng)下已經(jīng)非常困難，未來2nm甚至是1nm節(jié)點的研發(fā)和投入上，難上加難。
如果三星想要實現(xiàn)3GAP量產(chǎn)，也就是和臺積電N3差不多水平的工藝，依舊存在大量問題，包括缺陷控制、材料、檢測等多個環(huán)節(jié)還未達(dá)標(biāo)。舉一個最簡單的指標(biāo)，支撐三星3GAP制造的高分辨率EUV光刻機（High-NA EUV），還沒有出貨。
所以說，GAAFET雖然是“延續(xù)摩爾定律的關(guān)鍵技術(shù)”，但是本身太復(fù)雜，生產(chǎn)成本太高，那么，行業(yè)還有其他的方案嗎？
有！
人類的技術(shù)極限在哪里？
長期以來，人類在追逐摩爾定律的過程中，被物理規(guī)律卡脖子之前，總是能發(fā)現(xiàn)新的解決辦法，總結(jié)下來大概分為3種，光學(xué)、材料、結(jié)構(gòu)。
光學(xué)技術(shù)，未來一片“烏云”，電氣電子工程師學(xué)會發(fā)布的最新《國際設(shè)備和系統(tǒng)路線圖》顯示，EUV的潛力將在2028年前后被挖掘殆盡，柵極長度將會定格在12nm，看不見EUV的替代者。
以電子束光刻和X射線光刻為例，雖然可以制造更小尺寸的結(jié)構(gòu)，但這項技術(shù)美國、歐洲、中國多個團隊搞了很多年，都無法應(yīng)用在大規(guī)模生產(chǎn)中。
可以說，EUV之后再無光刻。
有幸的是，結(jié)構(gòu)和材料依舊有潛力可繼續(xù)挖掘。
材料方面，臺積電和美國麻省理工學(xué)院開發(fā)了金屬鉍的應(yīng)用，有望解決半導(dǎo)體材料高電阻、低電流的問題，是臺積電1nm工藝實現(xiàn)突破的關(guān)鍵一步。
結(jié)構(gòu)方面，基于GAAFET的改良版本已經(jīng)在實驗室問世，目前來看，晶體管結(jié)構(gòu)還有大約10年的發(fā)展?jié)摿Γ?031年之后，3D堆疊似乎就成了唯一的希望，即在晶體管結(jié)構(gòu)基礎(chǔ)上，再制造一層或者多層晶體管，目前來看難度相當(dāng)高。
從物理定律的極限來看，人類還有很長的路可以走。但之所以說，摩爾定律將在3nm以下逐漸走向終結(jié)，不是技術(shù)頂?shù)搅颂旎ò澹切酒袌鏊鶝Q定的。當(dāng)下尖端工藝的成本已經(jīng)非常非常高，例如開篇所說，臺積電N3高昂的成本，讓蘋果打起了退堂鼓。
市場，才是摩爾定律的終結(jié)者
摩爾第二定律，幾乎精確預(yù)言了每一代節(jié)點的經(jīng)濟支出，大概意思是，“晶圓廠每隔4年的投資將會翻倍。”
1986的英特爾晶圓廠投資是2億美元，到了1996年，英特爾新晶圓廠的投資就高達(dá)20億美元。2015年，臺積電在Fab15項目投資高達(dá)93億美元，而2022年Fab20項目已經(jīng)超過300億美元，預(yù)計還要投入100億美元支撐N2工藝的問世。
如今尖端工藝的競爭已經(jīng)演變成了一場按照“百億美元”為單位計算的超級競賽，這也就導(dǎo)致了強大的規(guī)模效應(yīng)，這就要有更多的客戶去平攤前期巨大的成本。
如果一家芯片廠的當(dāng)下節(jié)點投資無法回本，就難以開發(fā)下一代工藝，研發(fā)成本水漲船高，使得很多晶圓廠對先進工藝望而卻步。
當(dāng)下，90nm市場有至少18家晶圓廠，甚至還有索尼的身影，到了22nm節(jié)點，僅剩臺積電、三星、英特爾、中芯國際和格羅方德5家。
在客戶這邊，導(dǎo)入先進工藝同樣也是大麻煩，需要付出高昂的前期成本。據(jù)臺積電的消息，N3節(jié)點的流片費用（前期投入費用的大頭）是4.6億美元。這也就意味著，一個型號最少要為芯片公司創(chuàng)造4.6億美元。
放眼全球，要么是蘋果、高通、英偉達(dá)、AMD、英特爾這樣的電子消費巨頭，要么是直接用芯片挖礦盈利的礦機企業(yè)，其他企業(yè)是很難負(fù)擔(dān)數(shù)億美元的研發(fā)費用的。
所以，越是先進的工藝，研發(fā)投入越高，客戶也就越少，尖端工藝則僅有臺積電和三星競爭，按照芯片市場規(guī)模的發(fā)展預(yù)測，全世界可能也只能容下3~4座3nm晶圓廠。只要先行者已經(jīng)搶到蛋糕，那么后來者就算硬擠進來，也很難賺錢。
摩爾定律代表動力，摩爾第二定律則代表阻力，當(dāng)動力和阻力互相抵消的時候，芯片的晶體管密度就很難繼續(xù)提升。
摩爾定律放緩乃至終結(jié)，已經(jīng)成為行業(yè)共識，雖然有納米壓印技術(shù)、量子計算、碳納米管等新型技術(shù)，但是在可預(yù)見的未來中，這些技術(shù)都難以見到突飛猛進的發(fā)展和大規(guī)模應(yīng)用。
不過，就算如此，芯片的算力增長的故事還在繼續(xù)，未來10年乃至20年仍然是有光亮的，在芯片類型越來越細(xì)分的今天，設(shè)計好一顆適用于特定場景的芯片，遠(yuǎn)比提升制程工藝有效得多。英偉達(dá)創(chuàng)始人黃仁勛認(rèn)為，摩爾定律已經(jīng)終結(jié)，以后晶體管密度可能會每10年才能夠?qū)崿F(xiàn)翻倍，但是黃仁勛在2020年也提出過”黃氏定律“，AI芯片的算力，將按照每2年翻倍的規(guī)律迭代。
正如黃氏定律，未來全球的人工智能、新能源、物聯(lián)網(wǎng)等領(lǐng)域，仍有巨大發(fā)展空間，一方面高端工藝發(fā)展的放緩讓中國大陸有機會得到更多的時間來攻關(guān)和追趕，另一方面大陸芯片設(shè)計企業(yè)應(yīng)今早切入歐美巨頭的市場盲區(qū)，例如在當(dāng)下人工智能市場，相關(guān)企業(yè)國產(chǎn)化意愿強烈，是GPU/NPU發(fā)展的良好窗口，再比如新能源產(chǎn)業(yè)正處在高速發(fā)展時期，在智能駕駛、車聯(lián)網(wǎng)、物聯(lián)網(wǎng)領(lǐng)域?qū)π酒岢隽舜罅啃滦托枨螅袊箨懫髽I(yè)有望在這些領(lǐng)域占據(jù)有利生態(tài)位，把握住更多市場份額，在細(xì)分賽道上實現(xiàn)領(lǐng)先。
本文轉(zhuǎn)載自微信公眾號：騰訊科技，內(nèi)容僅供交流學(xué)習(xí)之用，如有任何疑問，敬請與我們聯(lián)系info@gsi24.com。
0917-6753866